MIPI聯盟日前宣佈，將對其
MIPI D-PHY
規範進行重大更新，以將百萬畫素相機和高解析度顯示器連線到應用處理器。據介紹，3。0 版將 D-PHY 標準通道的資料速率提高了一倍，達到每秒 9 吉位元 （Gbps），同時擴充套件了智慧手機、物聯網 （IoT） 以及汽車攝像頭和顯示器應用規範的能效。
作為 15 多年前推出的第一個 MIPI PHY 規範，MIPI D-PHY 因其具有成本效益的靈活性、高速和低功耗，已被廣泛用作智慧手機攝像頭和顯示器的物理層介面。由於這些屬性，該規範還被應用於各種其他用例，如無人機、超大型平板電腦、監控攝像頭和工業機器人，以及汽車應用，包括攝像頭感測系統、防撞雷達、汽車資訊娛樂和儀表板顯示，這一切都在專有橋接解決方案的支援下。
D-PHY v3。0 使標準通道的規範速度翻倍至 9 Gbps（短通道為 11 Gbps），從而支援最新的超高畫質顯示器及更高版本。隨著資料速率的提升，D-PHY v3。0 在連線的接收器側引入了連續時間線性均衡器 （Continuous-Time Linear Equalizer
：
CTLE），以保持介面的卓越功效。
D-PHY v3。0 與以前版本的 MIPI 規範完全相容。
“相機和顯示應用中的畫素速率不斷提高，而 D-PHY v3。0 提供了支援下一代影象感測器所需的資料速率飛躍，同時擴充套件了規範的低功耗屬性，”MIPI 聯盟的Joel Huloux 說，“MIPI 繼續創新其 PHY 介面，以推動相機和顯示應用以及新興市場動態的進步。”他進一步指出。
隨著 D-PHY v3。0 的釋出，MIPI 聯盟還發布了
MIPI C-PHY
2。1 版本，該版本提供高吞吐量和卓越的能效以將顯示器和相機連線到應用處理器。該規範在標準通道上支援高達 6 Gigasymbols （Gsps） 的符號率，相當於 13。7 Gbps，在簡訊道上支援高達 8 Gsps。v2。1 中的新 64 位 PHY 協議介面 （PPI） 在 C-PHY 和晶片核心邏輯之間提供了更寬的匯流排，以便更好地支援更高效能的應用程式。
新版本的介面與以前版本的 C-PHY 完全相容。
除了增加的功能外，新版本的 C-PHY 規範用更準確地反映技術裝置功能的術語替換了令人反感的術語。
MIPI C-PHY詳解
MIPI C-PHY提供高吞吐量、最少數量的互連訊號和卓越的電源效率，可將顯示器和相機連線到應用處理器。這是由於 C-PHY 獨有的高效三相編碼。這種設計最大限度地降低了系統互連的成本，也最大限度地減少了對通常與多媒體介面共處一地的敏感 RF 接收器電路的輻射。
C-PHY 為 MIPI 相機序列介面 2 （
MIPI CSI-
2） 和 MIPI 顯示介面 2 （
MIPI DSI-2
） 生態系統提供了一個物理層，使設計人員能夠擴充套件他們的實現以支援各種更高解析度影象感測器和顯示器，同時保持低功耗。該規範可用於連線低成本、低解析度的影象感測器，以及提供高達 60 兆畫素的高效能感測器和提供 8K 和更高解析度的顯示面板。C-PHY 可應用於許多用例和行業領域，包括移動、可穿戴技術、物聯網、無人機、個人計算機和汽車。
MIPI C-PHY 是一種嵌入式時鐘鏈路，可為重新分配鏈路內的通道提供極大的靈活性。它還提供高速和低功耗模式之間的低延遲轉換。MIPI C-PHY 透過擺脫傳統的兩線通道差分訊號技術，引入大約 2。28 位/符號的三相符號編碼來實現這一點，以在三線通道或“三重奏”上傳輸資料符號，其中每個三重奏包括一個嵌入式時鐘。該規範在標準通道上支援高達 6 Gigasymbols （Gsps） 的符號率，相當於 13。7 Gbps，在簡訊道上支援高達 8 Gsps。三個以 6 Gsps 執行的三重奏透過九線介面實現了大約 41 吉位元每秒 （Gbps） 的峰值資料速率。
最新版本的 MIPI C-PHY 2。1 版引入了 64 位 PHY 協議介面 （PPI），為物理介面和晶片核心邏輯之間的更寬匯流排提供選項，從而更好地支援更高效能的應用程式。C-PHY v2。1 與之前版本的 C-PHY 完全相容。
MIPI C-PHY 可以與
MIPI D-PHY
共存於同一器件引腳上，因此設計人員可以開發雙模器件。鏈路的執行資料速率可能是不對稱的，這使實施者能夠根據系統需求最佳化傳輸速率，並且還可以僅使用 C-PHY 的高速訊號級別來實現鏈路執行。雙向和半雙工操作是可選的。
MIPI C-PHY 包括快速匯流排週轉 （BTA） 以及備用低功耗 （ALP） 功能，該功能可僅使用 C-PHY 的高速訊號電平實現連結操作。這些功能不僅支援移動裝置的應用，還支援高速執行數米的物聯網裝置。此外，這些功能還支援 MIPI CSI-2 v3。0 統一序列鏈路 （USL） 支援的可選帶內控制機制。
MIPI D-PHY詳解
MIPI D-PHY將百萬畫素相機和高解析度顯示器連線到應用處理器。它是一種時鐘轉發同步鏈路，可提供高抗噪性和高抖動容限。MIPI D-PHY 還提供高速和低功耗模式之間的低延遲轉換。
MIPI D-PHY 是一種流行的物理層 （PHY），用於智慧手機中的攝像頭和顯示器，因為它具有靈活性、高速、能效和低成本。由於這些原因，它也被應用於許多其他用例，例如無人機、超大型平板電腦、監控攝像頭和工業機器人。D-PHY 還大量用於汽車應用，包括攝像頭感測系統、防撞雷達、車載資訊娛樂和儀表板顯示器，並支援專有橋接解決方案。
最新版本的規範 v3。0 將 D-PHY 標準通道的資料速率翻倍至每秒 9 吉位元 （Gbps） 和 11 Gbps 的短通道，從而支援最新的超高畫質顯示器及更高版本。 隨著資料速率的提升，D-PHY v3。0 在連線的接收器側引入了連續時間線性均衡器 （CTLE），以保持介面的卓越功效。D-PHY v3。0 與以前版本的 MIPI 規範完全相容。
由於相機和顯示器應用程式的需要，鏈路的操作和可用資料速率是不對稱的。例如，D-PHY 的非對稱設計顯著降低了鏈路的複雜性，使其非常適合具有一個主要資料傳輸方向的顯示器和相機用例。雙向和半雙工操作是可選的。
MIPI D-PHY 包括快速匯流排週轉 （BTA） 以及備用低功耗 （ALP） 功能，可僅使用 D-PHY 的高速訊號電平實現連結操作。這些功能不僅支援移動裝置的應用，還支援高速執行數米的物聯網裝置。此外，這些功能還支援 MIPI 相機序列介面 2 （
MIPI CSI-
2） v3。0 統一序列鏈路 （USL）支援的可選帶內控制機制。
MIPI D-PHY 由 MIPI D-PHY 工作組開發。