昨天，證監會發布創業板上市審議結果，國產EDA廠商華大九天首發符合發行條件、上市條件和資訊披露要求，獲得首發透過。
據公司招股說明書，華大九天主要從事EDA工具軟體的開發、銷售及相關服務。EDA工具是積體電路領域的上游基礎工具，應用於積體電路設計、製造、封裝、測試等產業鏈各個環節，是積體電路產業的戰略基礎支柱之一。公司主要產品包括類比電路設計全流程EDA工具系統、數位電路設計EDA工具、平板顯示電路設計全流程EDA工具系統和晶圓製造EDA工
具等EDA工具軟體，並圍繞相關領域提供技術開發服務。公司相關產品和服務主要應用於積體電路設計及製造領域。
報告期內，公司主營業務收入構成情況如下：
統計顯示，報告期內，公司營業收入與歸屬母公司所有者淨利潤均呈快速增長趨勢。其中營業收入分別為15，078。20萬元、25，722。00萬元和41，480。22萬元，2019年較上年同比增長70。59%，2020年較上年同比增長61。26%；歸屬母公司所有者的淨利潤分別為4，851。94萬元、5，715。77萬元和10，355。87萬元，2019年較上年同比增長17。80%，2020年較上年同比增長81。18%。
關於股東方面，在2020年7月6，九天有限公司增資完成後，具體股東情況如下所示。
具體到產品方面，華大九天提供了以下產品：
（1）公司EDA工具軟體產品情況
①類比電路設計全流程EDA工具系統
模擬積體電路設計是指對類比電路進行結構設計、版圖設計、功能和物理驗證的全過程。這一過程包括原理圖編輯、電路模擬、版圖編輯、物理驗證、寄生引數提取、可靠性分析等環節。
類比電路的設計從原理圖設計開始。原理圖包含抽象化的器件符號及連線，這些符號表示電晶體、電阻、電容等。為了確保電路工作正確，設計師需要用到電路模擬工具以類比電路的功能、效能等，設計師根據模擬的結果不斷最佳化電路設計。模擬環節使設
計師不用將電路真正製造出來去檢查電路是否正確，節省了大量的時間和成本。
此後，晶片設計進入版圖設計環節。版圖設計主要包括版圖的佈局和佈線，透過版圖設計工具將每個器件放置到合適位置，並用圖形將各個器件進行正確的連線。版圖設計完成後，需進行物理驗證，以確保版圖與原理圖一致並且符合晶圓製造的要求。由於
器件、金屬線等都存在寄生電阻和電容，這些電阻電容會對電路的實際工作產生影響。
因此完成物理驗證後，還需對版圖進行寄生引數提取，產生包含寄生引數的後模擬電路網表，並通過後模擬來驗證電路實際工作的各項功能和效能。
此外，由於壓降的存在會直接影響器件的工作效能，而電流密度區域性過大會導致金屬連線和器件工作失效。因此除了以上的各項驗證環節外，壓降和電流密度等可靠性分析也是類比電路設計必不可少的驗證環節。上述類比電路設計全過程的各個環節都需要使用EDA工具。公司是我國唯一能夠提供類比電路設計全流程
EDA工具系統的本土EDA企業。
該EDA工具系統包括原理圖編輯工具、版圖編輯工具、電路模擬工具、物理驗證工具、寄生引數提取工具和可靠性分析工具等，為使用者提供了從電路到版圖、從設計到驗證的一站式完整解決方案。
該類比電路設計全流程EDA工具系統具體如下圖所示：
公司類比電路設計全流程EDA工具系統主要客戶群體為積體電路設計企業，包括從事模擬晶片設計和大規模系統級晶片設計的企業，主要用於模擬晶片和系統級晶片中類比電路模組的設計和驗證。模擬晶片主要包括電源管理類晶片和訊號鏈晶片。電源管理晶片是在電子裝置系統中擔負起對電能的變換、分配、檢測及其他電能管理職責的晶片，在不同產品應用中發揮不同的電壓、電流管理功能，需要針對不同的應用採用不同的電路設計。訊號鏈晶片是系統中訊號從輸入到輸出路徑中使用的晶片，包括訊號的採集、放大、傳輸、處理等功能。系統級晶片包括網路晶片、智慧手機處理器晶片等，這些晶片中也包含電源控制、數模轉換等模擬設計模組。模擬晶片和系統級晶片被廣泛應用於計算機、網路通訊、資料中心、照明、家用電器、智慧家居、消費類電子等領域。公司目前既有類比電路設計全流程EDA工具系統可支援的積體電路工藝製程具體情況如下表所示：
根據上表，公司目前主要既有類比電路設計全流程EDA工具系統中，電路模擬工具支援最先進的5nm量產工藝製程，處於國際領先水平；其他類比電路設計EDA工具支援28nm工藝製程，與已支援5nm先進工藝的同類領先工具仍存在一定差距。因此，發行人類比電路設計全流程EDA工具系統中部分工具達到國際領先水平，但整體尚未支援16nm及以下先進工藝製程。
模擬晶片具有生命週期長、對先進工藝製程依賴低的特點，更關注效能指標、可靠性和成本，因此通常採用更穩定的成熟工藝製程。目前大部分模擬晶片產品仍在使用28nm及以上的成熟工藝製程。因此，從工藝支援角度講公司既有類比電路設計及驗證工具已可以滿足大部分模擬設計客戶的製程需要。此外，公司本次募投專案中的“模擬設計及驗證EDA工具升級”等專案亦著眼於類比電路設計領域綜合技術水平的提升，將進一步促進公司產品支援更高水平的工藝製程。
此外，除工藝製程外，衡量EDA工具技術水平的標準還包括功能完備性、可靠性和應對複雜使用環境的適應性等。在特定工藝製程上，針對上述標準的提升也是EDA工具先進性的重要體現。。
②數位電路設計EDA工具
數位電路設計是指電路功能設計、邏輯綜合、物理實現以及電路和版圖分析驗證的過程。這一過程通常分為數字前端和數字後端兩部分，主要包括單元庫準備、邏輯模擬、邏輯綜合、佈局佈線、寄生引數提取、時序分析與最佳化、物理驗證和版圖整合與分析等環節。
數字前端設計流程從設計架構開始，用硬體語言對晶片功能進行描述編碼；透過模擬工具進行邏輯模擬，檢驗設計程式碼的正確性；然後透過邏輯綜合將設計程式碼對映到電路結構，輸出描述數位電路結構的電路網表文件。
數字後端設計流程負責將前端設計生成的電路網表實現為可生產的物理版圖。透過佈局佈線工具將電路網表中使用到的各種單元和IP在版圖上進行合理擺放、連線，形成佈局佈線後的電路網表和版圖；對佈局佈線後的版圖進行寄生引數提取，再進行時序分析和最佳化、物理驗證等工作，確認設計不存在功能和物理規則上的問題；最後進行版圖整合，形成最終交付晶圓代工廠生產的版圖。
上述過程的各個環節都需要相應的EDA工具。公司的數位電路設計EDA工具為數位電路設計的部分環節提供了特色解決方案，具體包括單元庫特徵化提取工具Liberal、單元庫/IP質量驗證工具Qualib、時序模擬分析工具XTime、時序功耗最佳化工具XTop以及版圖整合與分析工具Skipper等。主要工具如下圖所示：
公司目前既有數位電路設計EDA工具可支援的積體電路工藝製程具體情況如下表所示：
根據上表，公司目前已釋出的數位電路設計EDA工具中，單元庫/IP質量驗證工具、高精度時序模擬分析工具、時序功耗最佳化工具、版圖整合與分析工具和時鐘質量檢視與分析工具均可支援目前國際最先進的5nm量產工藝製程，處於國際領先水平；單元庫特徵化提取工具開發完成時間較短，目前可支援40nm量產工藝製程，與同類國際領先工具仍存在一定差距。整體來看，公司已釋出的數位電路設計EDA工具中，除個別工具外均達到國際領先水平，可支援5nm量產工藝製程。
此外，公司目前在數位電路EDA領域僅覆蓋數位電路設計的部分流程，尚未實現全流程工具覆蓋，公司本次募投專案中的“電路模擬及數字分析最佳化EDA工具升級專案”和“數字設計綜合及驗證EDA工具開發專案”等亦著眼於提升數位電路設計領域EDA工具的覆蓋完整率，並將進一步促進對更高水平工藝製程的支援，從而提升公司在數位電路EDA領域的綜合競爭水平。
③平板顯示電路設計全流程
EDA工具系統平板顯示電路設計與類比電路的設計理念、設計過程和設計原則有一定的相似性。公司在已有類比電路設計工具的基礎上，結合平板顯示電路設計的特點，開發了全球領先的平板顯示電路設計全流程EDA工具系統。
該EDA工具系統包含平板顯示電路設計器件模型提取工具、平板顯示電路設計原理圖編輯工具、平板顯示電路設計版圖編輯工具、平板顯示電路設計電路模擬工具、平板顯示電路設計物理驗證工具、平板顯示電路設計寄生引數提取工具和平板顯示電路設計可靠性分析工具等。以上工具被整合在統一的設計平臺中，為設計師提供了一套從原理圖到版圖，從設計到驗證的一站式解決方案，為提高平板顯示電路設計效率，保證設計質量提供了有力的工具支撐。
該EDA工具系統具體如下圖所示：
④晶圓製造EDA工具
公司針對晶圓製造廠的工藝開發和IP設計需求，提供了相關的晶圓製造EDA工具，包括器件模型提取工具、儲存器編譯器開發工具、單元庫特徵化提取工具、單元庫/IP質量驗證工具、版圖整合與分析工具以及類比電路設計全流程EDA工具等，為晶圓製造廠提供了重要的技術支撐。公司的晶圓製造EDA工具具體如下圖所示：
此外，公司基於在積體電路領域多年的技術積累，建立了完善的自動化設計服務流程，為積體電路設計和製造客戶提供技術開發服務。服務內容主要包括設計支援服務和晶圓製造工程服務，主要涉及測試晶片設計、半導體器件測試分析、器件模型提取、單元庫設計及儲存器編譯器開發服務等。
根據招股說明書，公司本次擬向社會公開發行股票108，588，354股，佔發行後公司總股本的比例為20%。本次公開發行股票所募集的資金扣除發行費用後，將全部用於以下專案：
